修了試験 2025-06-08実施分 基本情報技術者試験 問16

解説

正解は4です。 クロック発生器のブロック図から、分周器に入る周波数を求めて分周比を決める問題です。 図では、発振器の15MHzがPLL1（8逓倍）に入ります。 PLL1の出力は二つに分かれ、一方はPLL2（2逓倍）を経てCPUへ240MHzで、もう一方は分周器を経てSIOへ115kHz（±5%）で供給されます。 【計算】 PLL1の出力は15MHz×8＝120MHzです。 CPU側の確認として、120MHz×2＝240MHzとなり図と一致します。 SIOの許容範囲は115kHz×0.95＝109.25kHzから115kHz×1.05＝120.75kHzです。 分周器の出力は120MHz×分周比で求めます。 120MHz÷2^10＝120,000kHz÷1,024≒117.2kHzです。 117.2kHzは許容範囲に収まります。 【選択肢別解説】 1：× 120MHz÷2^4＝7.5MHzです。 115kHzを大きく上回るので不適切です。 2：× 120MHz÷2^6＝1,875kHzです。 115kHzよりはるかに高いので不適切です。 3：× 120MHz÷2^8≒468.8kHzです。 許容範囲の上限120.75kHzを超えるので不適切です。 4：○ 120MHz÷2^10≒117.2kHzで、115kHz±5%の範囲に収まります。 【ポイント】 逓倍は周波数を掛け算で増やし、分周は割り算で減らします。 分周器の入力はPLL2の後ではなくPLL1の直後から分岐している点を、図で必ず確認しましょう。